功率MOSFET的应用问题分析(上)
近些年来，作者走访过很多客户，结识了大量的在一线从事电源设计和开发的工程师，在和他们的交流过程中，也遇到过许多技术的问题，然后大家一些分析这些问题产生的原因，并找到相应的解决方法。在这个过程中，我遇到过困惑迷茫，也体验过成功喜悦，并和许多工程师成有为朋友，他们是我人生路的最坚实的快乐和财富，他们一直鼓励我，将遇到的许多经验分享出来,现在整理一些功率MOSFET典型的应用问题，希望对广大的电子工程师有所帮助。
问题1：在MOSFET的应用中，主要考虑的是哪些参数？在负载开关的应用中，MOSFET导通时间的计算，多少为佳？PCB的设计，铜箔面积开多大会比较好？D极、S极的铜箔面积大小是否需要一样？有公式可以计算吗？
回复：MOSFET主要参数包括：耐压BVDSS，Rdson，Crss，还有VGS(th),Ciss, Coss；同步BUCK变换器的下管，半桥和全桥电路，以及有些隔离变换器副边同步整流MOSFET中，还要考虑内部二极管反向恢复等参数，要结合具体的应用。
下面的波形为感性负载功率MOSFET开通的过程，Rg为MOSFET内部栅极电阻，Ron为MOSFET的栅极和驱动电源VCC之间的串联大电阻的和，包括栅极外部串联的电阻以及PWM驱动器的上拉电阻。
具体的开通过程，参考文献：基于漏极导通区特性理解MOSFET开关过程，今日电子：2008.11
理解功率MOSFET的开关损耗，今日电子：2009.10
VGS(th)和VGP在MOSFET的数据表中可以查到，有些数据表中没有标出VGP，可以通过计算得到平台的电压值。 产生开通损耗的时间段为t2和t3，t1时间段不产生开通损耗，但产生延时。
在负载开关的应用中，要保证在t3时间后，输出电容充电基本完成，就是电容的电压基本等于输入电压，在这个过程中，控制平台的电压VGP，就相当于控制了最大的浪涌电流，浪涌电流就不会对系统产生影响。因此导通时间要多长，由输出的电容和负载的大小决定。
具体的计算步骤是：设定最大的浪涌电流Ipk，最大的输出电容Co和上电过程中输出负载Io。如果是输出电压稳定后，输出才加负载，则取：Io=0。
由上式可以算出输出电容充电时间t。负载开关的应用，通常在D和G极并联外部电容，因此，t3时间远大于t2，t2可以忽略，因此可以得到：t=t3，由公式可以求出D和G极并联外部电容值。
然后由上面的值，对电路进行实际的测试，以满足设计的要求。负载开关的稳态功耗并不大，但是瞬态的功耗很大，特别是长时间工作在线性区，会产生热失效问题。因此，PCB的设计，特别是贴片的MOSFET，要注意充分敷设铜皮进行散热。
在MOSFET的数据表中，热阻的测量是元件装在1平方英2OZ铜皮的电路板上。Drain的铜皮铺在整个1平方英寸、2OZ铜皮的电路板。实际应用中，Drain的铜皮不可能用1平方英、2OZ铜皮的电路板，因此，只有尽可能的用大的铜皮，来保证热性能。具体的降额值可能值可以参见以下的图。 如果是多面板，最好D和S极对应铜皮位置的每个层都敷设铜皮，用多个过孔连接，孔的尺寸约为0.3mm。
SO8标准热阻：RθJA=90C/W，RθJC=12C/W。 SO8铜皮封装热阻：RθJA=50C/W，RθJC=2.5C/W。
问题2：功率MOSFET的Qgs，Qgd，Ciss，Crss，Coss，tr和tf的关系？
回复：如下图，在一定的测试条件下，Qgs与Ciss相关，Qgd与Crss相关，Qg与Crss，Ciss都相关，驱动的电压决定其最终的电荷值。Qgs和Qgd都是基于相关的电容的计算值。
tr和tf如下图，对于上升和下降的延时，和Crss，Ciss都相关。注意此时的测量条件是阻性负载。如果是感性负载，电感电流不能突变，那么由于电感的续流，这个时间就和负载的特性相关了。
上升延时tr：上升延时的定义是在MOSFET的开通过程中，VGS的电压上升，从其10%值开始，到VDS下降到为10%VDS值为止。在开通的过程中，VGS上升米勒电容平台前的时间由Ciss决定，米勒电容平台的时间Crss由决定，过了米勒电容平台到VDS下降到为10%VDS的时间又由Ciss决定。下降延时tf和tr定义类似。
问题3：AOD4126的数据表中，红色标注的ID、IDSM、IDM有什么区别？PD和PDM的值是否有标错？另外，关于RθJA和RθJC，作为用户要按照备注中的哪一项判定？对于同样规格的MOSFET，双通道和单通道相比，优势在哪里？是不是简单的Rdson减半、ID加倍等参数合成？
回复：MOSFET的数据表中，ID和IDSM都是计算值，其中，ID是基于RθJC和Rdson以及最高允许结温计算得到的，IDSM是基RθJA和Rdson以及最高允许结温计算得到的。PD和PDM也是基于上述条件的计算值。
电流的具体定义，可以参考文献：理解功率MOSFET的电流，今日电子：2011.11
在实际的应用中，由于MOSFET所用的散热条件不一样，因此，在开关过程中，还要考虑动态参数，所以，ID没有实际的意义。
RθJA和RθJC是二个不同的热阻值，具体的定义在数据表中有详细的说明，注意的是，数据表中的热阻值，都是在一定的条件下，测量得到的。实际应用过程中，由于条件不同，得到的测量结果并不相同。
使用双通道和单通道的MOSFET，要综合考虑开关损耗和导通损耗，Rdson不是简单的减半，因为二个功率管并联工作，不平衡性的问题永远是存在的，而且，动态的开关的过程中，容易产生动态的不平衡性。如果不考虑开关损耗，仅仅考虑导通损耗，那么还是要对Rdson作一定的降额。
问题4：不同的测试的条件为影响MOSFET的数据表中的VGS(th)和BVDSS吗？ATE是如何判断的？
回复：不同测试条件，结果会不同，因此，在数据表中，会标明详细的测试条件。对于AET的测试，以VGS(th)为例，它和Igss相关，如AON6718L，当G和S极加上最大20V电压，注意到VDS=0V，如果Igss小于100nA, 由表明通过测试。
不同的公司ST，Fairchild，IR，Vishay等，可能使用不同的Igss，如IR1010使用200nA，IR3205使用100nA。目前，行业内使用100nA更通用。同样的，BVDSS的测试条件：ID=250uA, VGS=0V，如果ID 越大，BVDSS电压值越高。
问题5：一个100V的MOSFET，VGS耐压大概只能到30V。在器件处于关断的时刻，VGD大概能到100V，是因为G和S极间的栅氧化层厚度比较厚，还是说压降主要在沉底和飘移电阻上面？
回复：GS电压主要由栅氧化层厚度控制，GD主要由EPI+层厚度来控制，所以VGD耐压高。
问题6：关于雪崩，下面描述是否正确？
1、单纯的一次击穿不会损坏MOSFET？
回复：很多时候，就是测1千片，或者1万片，电压高于额定的电压值，MOSFET也不会损坏。
2、雪崩损坏MOSFET有两种情况：一种是快速高功率脉冲，直接使寄生二极管产生较大雪崩电流，芯片快速加热过温损坏。另一种是寄生三极管导通，并发生二次击穿？
回复：是的，特别是新一代工艺的MOSFET，基本上是后一种损坏方式：寄生三极管导通。寄生三极管的导通，发生二次击穿并不全是因为雪崩发生，还可能由于dv/dt过高的原因而导致。
3、雪崩损坏都发生在VDS大于额定值的情况？
回复：是的。但是高温条件下，一些大电流的关断，可能在关断过程中，发生寄生三极管导通而损坏，虽然看不到过压的情况，但是作者仍然将其定义为：雪崩UIS损坏。
4、关于（2）中两种情况，什么情况下倾向于第一种发生，什么情况下倾向于第二种发生？
回复：如果单元非常一致，散热非常好均匀，热平衡好，第一种情况发生，早期的平面工艺有时候就会看到这种损坏模式。现在，新的工艺导致单元的密度越来越集中，产生的损坏通常用就是第二种。
体内寄生三极管导通产生雪崩损坏，同时伴随着体内寄生三极管发生二次击穿，此时，集电极电压在瞬态时间1-2个N秒内，减少到耐压的1/2，原因在于，内部的电场电流密度很大，耗尽层载流子发生雪崩注入。
电流大，电压高，电场大，电离强，大量的空穴电流流过RB，寄生三极管导通，集电极电压快速返回到基极开路时的击穿电压。增益大时，三极管中产生雪崩击穿，此耐压值低。
三极管管中产生雪崩注入条件：电场应力，正向偏置热不稳定性。
MOS关断时，沟道漏极电流减小，感性负载使VDS升高，以维持ID电流的恒定，ID电流由沟道电流和位移电流组成。位移电流是体二极管耗尽层电流，和DV/DT成比例。
VDS升高和基极放电、漏极耗尽层充电速度相关。漏极耗尽层充电速度和电容COSS、ID相关。ID越大，VDS升高越快。
漏极电压升高，体二极管雪崩产生载流子，全部ID电流雪崩流过二极管，沟道电流为0。
UIS的理解，请参考文献：理解功率MOSFET的UIS，今日电子：2010.4
作者遇到过很多的工程师问这样的一个问题：如果说UIS的雪崩损坏时，电压通常会达到耐压值的1.2~1.3倍，可以明显看到电压有箝位（通俗说法：波形砍头），那么，对于一个100V的MOSFET，工作在105V是否安全，110V是否安全？如上所述，100V的MOSFET，加上110V的电压，不会损坏，那么，安全的原则是什么呢？
对于设计工程师来说，所要求的就是在最极端的条件下，设计的参数有一定的裕量，也就是从设计的角度来说，保持系统的安全和可靠性，永远都排在最优先的位置。
因此，笔者建议的原则是：在动态的极端条件下，瞬态的电压峰值不要超过MOSFET的额定值。
图文转自公众号：松哥电源